出纳月工作总结，香港水客，韦小mo
1、根基概念
当代CPU为了提拔执行效率，削减CPU与内存的交互(交互影响CPU效率)，一般在CPU上集成了多级缓存架构，常见的为三级缓存布局。于是当从内存中读取内容时，并不是只读本身想要的部门。而是读取足够的字节来填入高速缓存行。根据分歧的 CPU ，高速缓存行巨细分歧。如 X86 是 32BYTES ，而 ALPHA 是 64BYTES 。而且始终在第 32 个字节或第 64 个字节处对齐。这样，当 CPU 访问相邻的内容时，就不必每次都从内存中读取，进步了速率。 因为访问内存要比访问高速缓存用的时间多得多。
1.1、总线
前端总线（FSB）便是负责将CPU毗邻到内存的一座桥，前端总线频率则直接影响CPU与内存内容交流速率，如果FSB频率越高，阐明这座桥越宽，能够同时通过的车辆越多，这样CPU处理的速率就更快。眼前PC机上CPU前端总线频率有533MHz、800MHz、1066MHz、1333MHz、1600MHz等几种，前端总线频率越高，CPU与内存之间的内容传输量越大。前端总线——Front Side Bus（FSB），是将CPU毗邻到北桥芯片的总线。选购主板和CPU时，要注意两者搭配问题，一般来说，前端总线是由CPU决意的，如果主板不支持CPU所必要的前端总线，体系就无法工作。
1.2、频率与降频
只支持1333内存频率的cpu和主板配1600内存条就会降频。焦点数跟ddr2和ddr3无所谓，焦点数是cpu自己的性质，cpu是四核的便是四核的，是双核的便是双核的。如果cpu只支持1333，而主板支持1600，那也会降频；cpu支持1600而主板只支持1333那不仅内存会降频，并且发挥不出cpu全部性能。另外如果是较新的主板cpu，已经采用新的qpi总线，而不是以前的fsb总线。以前的fsb总线一般是总线为多少就支持多高的内存频率。而qpi总线的cpu集成了内存掌握器，5.0gt/s的cpu可能只支持1333内存频率，然则总线带宽相当于1333内存的内存带宽的两倍，这时候，组成1333双通道，内存速率就会翻倍，相当于2666的内存频率。
1.3、cache line
Cache Line能够简洁的懂得为CPU Cache中的最小缓存单元单子。眼前主流的CPU Cache的Cache Line巨细都是64Bytes。假设我们有一个512字节的一级缓存，那么按照64B的缓存单元单子巨细来算，这个一级缓存所能存放的缓存个数便是512/64 = 8个。
2、CPU多级缓存架构
L1 Cache，分为内容缓存和指令缓存，逻辑核独占
L2 Cache，物理核独占，逻辑核共享
L3 Cache，所有物理核共享
级别越小的缓存，越靠近CPU， 意味着速率越快且容量越少。
存储器存储空间巨细：内存>L3>L2>L1>寄放器；
存储器速率快慢排序：寄放器>L1>L2>L3>内存；
L1是最靠近CPU的，它容量最小，速率最快，每个核上都有一个L1 Cache(准确地说每个核上有两个L1 Cache， 一个存内容 L1d Cache， 一个存指令 L1i Cache)；L2 Cache 更大一些，例如256K，速率要慢一些，一般环境下每个核上都有一个独立的L2 Cache；二级缓存便是一级缓存的缓冲器：一级缓存制造本钱很高因此它的容量有限，二级缓存的作用便是存储那些CPU处理时必要用到、一级缓存又无法存储的内容。L3 Cache是三级缓存中最大的一级，例如12MB，同时也是最慢的一级，在统一个CPU插槽之间的核共享一个L3 Cache。三级缓存和内存能够看作是二级缓存的缓冲器，它们的容量递增，但单元单子制造本钱却递减。当CPU运作时，它首先去L1探求它所必要的内容，然后去L2，然后去L3。如果三级缓存都没找到它必要的内容，则从内存里获取内容。探求的路径越长，耗时越长。所以如果要非常频繁的获取某些内容，包管这些内容在L1缓存里。这样速率将非常快。下表透露了CPU到各缓存和内存之间的也许速率：
本文地址：http://www.wbwb.net/bianchengyuyan/207545.html 转载请注明出处！
